Pokročilé balení je jedním z technologických vrcholů éry „Více než Moore“.Vzhledem k tomu, že miniaturizace čipů v každém procesním uzlu je stále obtížnější a nákladnější, inženýři vkládají více čipů do pokročilých balíčků, aby se již nemuseli snažit je zmenšit.Tento článek poskytuje stručný úvod do 10 nejběžnějších termínů používaných v pokročilé obalové technologii.
2,5D balíčky
Balíček 2.5D je pokrokem v tradiční technologii balení 2D IC, který umožňuje jemnější využití čar a prostoru.V 2,5D balení jsou obnažené matrice naskládány nebo umístěny vedle sebe na vložkovou vrstvu s křemíkovým průchodem (TSV).Základna neboli mezivrstva zajišťuje konektivitu mezi čipy.
Balíček 2.5D se obvykle používá pro špičkové ASIC, FPGA, GPU a paměťové kostky.V roce 2008 Xilinx rozdělil své velké FPGA na čtyři menší čipy s vyšší výtěžností a připojil je ke křemíkové mezivrstvě.Tak se zrodily balíčky 2.5D, které se nakonec staly široce používanými pro integraci procesorů s vysokou šířkou pásma (HBM).
Schéma 2,5D balíčku
3D balení
V 3D IC balíčku jsou logické matrice naskládány dohromady nebo s paměťovou matricí, což eliminuje potřebu vytvářet velké System-on-Chips (SoC).Matrice jsou vzájemně propojeny aktivní mezivrstvou, zatímco 2.5D IC pouzdra používají vodivé hrbolky nebo TSV k naskládání komponent na mezilehlou vrstvu, 3D IC pouzdra spojují více vrstev křemíkových plátků se součástkami pomocí TSV.
Technologie TSV je klíčovou technologií pro 2,5D i 3D IC pouzdra a polovodičový průmysl využívá technologii HBM k výrobě DRAM čipů v 3D IC pouzdrech.
Pohled v řezu na 3D pouzdro ukazuje, že vertikálního propojení mezi křemíkovými čipy je dosaženo pomocí kovových měděných TSV.
Chiplet
Chiplety jsou další formou 3D IC balení, které umožňuje heterogenní integraci CMOS a non-CMOS komponent.Jinými slovy, jsou to menší SoC, nazývané také chiplety, spíše než velké SoC v balíčku.
Rozdělení velkého SoC na menší, menší čipy nabízí vyšší výnosy a nižší náklady než jedna holá matrice.chiplety umožňují konstruktérům využít širokou škálu IP, aniž by museli zvažovat, který procesní uzel použít a jakou technologii použít k jeho výrobě.K výrobě čipu mohou používat širokou škálu materiálů, včetně křemíku, skla a laminátů.
Systémy založené na čipech se skládají z několika čipů na prostřední vrstvě
Vějířové balíčky
V balení Fan Out je „spojení“ roztaženo z povrchu čipu, aby bylo zajištěno více externích I/O.Využívá epoxidový formovací materiál (EMC), který je plně zapuštěn do formy, čímž eliminuje potřebu procesů, jako je narážení plátků, tavení, montáž flip-chip, čištění, spodní nástřik a vytvrzování.Není tedy vyžadována ani žádná prostřední vrstva, což značně usnadňuje heterogenní integraci.
Technologie Fan-out nabízí menší balíček s větším počtem I/O než jiné typy balíčků a v roce 2016 byla technologickou hvězdou, když Apple dokázal využít technologii balení TSMC k integraci svého 16nm aplikačního procesoru a mobilní DRAM do jediného balíčku pro iPhone. 7.
Vějířové balení
Balení na úrovni oplatek vějířovitě (FOWLP)
Technologie FOWLP je vylepšením balení na úrovni waferů (WLP), které poskytuje více externích připojení pro křemíkové čipy.Zahrnuje zapuštění čipu do epoxidového formovacího materiálu a poté vytvoření vrstvy pro redistribuci vysoké hustoty (RDL) na povrchu plátku a nanesení kuliček pájky pro vytvoření rekonstituovaného plátku.
FOWLP poskytuje velký počet spojení mezi obalem a aplikační deskou, a protože substrát je větší než matrice, rozteč matrice je ve skutečnosti uvolněnější.
Příklad balíčku FOWLP
Heterogenní integrace
Integrace různých komponent vyráběných samostatně do sestav vyšší úrovně může zlepšit funkčnost a zlepšit provozní vlastnosti, takže výrobci polovodičových komponent jsou schopni kombinovat funkční komponenty s různými procesními toky do jediné sestavy.
Heterogenní integrace je podobná system-in-package (SiP), ale místo kombinace více holých matric na jednom substrátu kombinuje více IP ve formě čipů na jediném substrátu.Základní myšlenkou heterogenní integrace je kombinovat více komponent s různými funkcemi ve stejném balíčku.
Některé technické stavební kameny v heterogenní integraci
HBM
HBM je standardizovaná technologie zásobníku, která poskytuje kanály s velkou šířkou pásma pro data v zásobníku a mezi pamětí a logickými komponenty.Balíčky HBM skládají paměťovou matrici a spojují je dohromady pomocí TSV, aby vytvořily více I/O a šířku pásma.
HBM je standard JEDEC, který vertikálně integruje více vrstev komponent DRAM do balíčku spolu s aplikačními procesory, GPU a SoC.HBM je primárně implementován jako 2.5D balíček pro špičkové servery a síťové čipy.Vydání HBM2 nyní řeší omezení kapacity a taktovací frekvence původního vydání HBM.
HBM balíčky
Mezivrstva
Mezivrstva je vedení, kterým procházejí elektrické signály z vícečipové holé matrice nebo desky v obalu.Je to elektrické rozhraní mezi zásuvkami nebo konektory, které umožňuje šíření signálů dále a také připojení k dalším zásuvkám na desce.
Mezivrstva může být vyrobena z křemíku a organických materiálů a působí jako most mezi matricí a deskou.Křemíkové mezivrstvy jsou osvědčenou technologií s vysokou hustotou vstupů/výstupů s jemnou roztečí a schopností tvorby TSV a hrají klíčovou roli v balení 2,5D a 3D IC čipů.
Typická implementace systémově rozdělené mezivrstvy
Redistribuční vrstva
Redistribuční vrstva obsahuje měděné spoje nebo vyrovnání, které umožňují elektrická spojení mezi různými částmi obalu.Jedná se o vrstvu kovového nebo polymerního dielektrického materiálu, kterou lze naskládat do obalu s holou matricí, čímž se sníží rozestupy I/O velkých čipových sad.Redistribuční vrstvy se staly nedílnou součástí 2.5D a 3D řešení balíčků, což umožňuje čipům na nich vzájemně komunikovat pomocí zprostředkujících vrstev.
Integrované balíčky využívající redistribuční vrstvy
TSV
TSV je klíčová implementační technologie pro 2,5D a 3D obalová řešení a je mědí plněná destička, která poskytuje vertikální propojení přes křemíkovou destičku.Prochází celou matricí a zajišťuje elektrické spojení a tvoří nejkratší cestu z jedné strany matrice na druhou.
Průchozí otvory nebo prokovy jsou vyleptány do určité hloubky z přední strany destičky, která je poté izolována a vyplněna nanesením vodivého materiálu (obvykle mědi).Jakmile je čip vyroben, je ze zadní strany destičky ztenčen, aby se odkryly prokovy a kov nanesený na zadní straně destičky, aby se dokončilo propojení TSV.
Čas odeslání: Červenec-07-2023