1. PCB žádný proces okraj, procesní otvory, nemůže splnit požadavky na upínání zařízení SMT, což znamená, že nemůže splnit požadavky hromadné výroby.
2. PCB tvar cizí nebo velikost příliš velká, příliš malá, totéž nemůže splňovat požadavky na upnutí zařízení.
3. PCB, FQFP podložky kolem žádné optické polohovací značky (Mark) nebo Mark point nejsou standardní, jako Mark point kolem pájecí rezistentní fólie, nebo jsou příliš velké, příliš malé, což má za následek, že kontrast obrazu Mark point je příliš malý, stroj alarm často nefunguje správně.
4. Velikost struktury podložky není správná, například rozteč podložek mezi součástmi čipu je příliš velká, příliš malá, podložka není symetrická, což má za následek různé vady po svaření součástek čipu, jako je zkosený, stojící monument .
5. Pady s překrytým otvorem způsobí, že se pájka roztaví skrz otvor ke dnu, což způsobí příliš málo pájky.
6. Velikost podložky čipových komponent není symetrická, zejména s pevnou linkou, nad linií části použití jako podložka, takžepřetavovací pecpájení čipových součástek na obou koncích podložky nerovnoměrné teplo, pájecí pasta se roztavila a způsobila vady pomníku.
7. Konstrukce IC podložky není správná, FQFP v podložce je příliš široká, což způsobuje rovnoměrný můstek po svařování nebo je podložka po okraji příliš krátká kvůli nedostatečné pevnosti po svařování.
8. IC podložky mezi propojovacími vodiči umístěnými uprostřed, což nepřispívá ke kontrole SMA po pájení.
9. Vlnová páječkaIC nemá design pomocných podložek, což má za následek přemostění po pájení.
10. Tloušťka DPS nebo DPS v distribuci IC není přiměřená, deformace DPS po svařování.
11. Návrh testovacího bodu není standardizován, takže ICT nemůže fungovat.
12. Mezera mezi SMD není správná a při pozdější opravě vznikají potíže.
13. Vrstva pájecího odporu a mapa znaků nejsou standardizované a vrstva pájecího odporu a mapa znaků padají na plošky a způsobují falešné pájení nebo elektrické odpojení.
14. nepřiměřená konstrukce spojovací desky, jako je špatné zpracování V-drážek, což má za následek deformaci DPS po přetavení.
Výše uvedené chyby se mohou vyskytnout u jednoho nebo více špatně navržených produktů, což má za následek různé stupně dopadu na kvalitu pájení.Konstruktéři nevědí dost o procesu SMT, zejména součástky v pájení přetavením mají „dynamický“ proces, kterému nerozumí, je jedním z důvodů špatného návrhu.Kromě toho, design brzy ignoroval procesní personál, aby se podílel na nedostatku podnikových konstrukčních specifikací pro vyrobitelnost, je také příčinou špatného designu.
Čas odeslání: 20. ledna 2022